芯片制造领域，我们经常听到的“几纳米工艺”究竟是指什么?“几纳米”指芯片最微观、最原子化的实体——场效应晶体管的“栅极”线宽。“栅极”就好比是“门”。门有两种状态，既可以开，又可以关，场效应晶体管的“门”就是开关，用来控制元件两端电流的“导通”或“关断”。“门”控制电流开关，这就决定了相应位置电位高低，也就产生我们从宏观世界看到的数字信号“1”或者“0”。栅极就是“门”，英文原本就是“Gate”，“门”决定晶体管导通和关闭两种状态芯片制造工艺“线宽”相当于“门”的尺寸。门要有一定尺寸、满足物理特性，发挥门控制微小电流的作用。同时，“门”最好足够轻薄，一枚先进芯片里有几百亿、上千亿扇“门”。每扇“门”轻薄一些，芯片才能容纳更多“门”——集成更多晶体管。开发实体芯片有一步叫版图绘制。电路原理图设计完成后，要把原理图的抽象元器件和连接关系绘制成几何尺寸极其微小的具体图案。
再将图案逐层转移到硅片上，这就是芯片制造的基本过程，其中，图案化转移要靠光去刻蚀。
（本图来源于复旦大学微电子学院青年副研究员刘显和老师讲座PPT，由作者现场拍摄）集成上百亿个元器件的现代芯片只能依靠光刻实现版图保真传递与精密对准。光刻是芯片制造最精密、最复杂的步骤，但基本原理不难理解。第一步，制备涂胶。硅片制备完成后，在表面涂一层光刻胶，然后对涂上光刻胶的硅片“前烘焙”，就是烤一烤，去除光刻胶里面残存的溶剂，让光刻胶变得紧致。
涂光刻胶（图片来源于网络）
第二步，曝光环节。紫外光源和涂上光刻胶的硅片之间有一个叫掩模版的东西，掩模版通常是透明的石英板，不想让它透明的地方我们用铬层挡住，这样在光源下就产生明暗对比清晰的影子。光从光源射过来，穿过掩模版透明部分打到光刻胶上，光刻胶发生特定反应。被不透明层挡住的光刻胶则没有受到光源照射。
（图片来源于网络）
第三步，显影冲洗。将曝光后的硅片泡进特定溶剂——显影剂。上一道工艺经过曝光、发生特定反应的光刻胶会溶解掉，没有曝光过的光刻胶则留下来，掩模版的器件图案就这样转印到硅片上。
第四步，刻蚀。依照当前光刻胶形成的图案，用相应技术手段刻蚀硅片上我们不需要的部分，留下我们需要的结构。刻蚀又分为干法和湿法刻蚀，这里不再具体展开。（感兴趣的读者可以参考本号另一篇文章制造芯片：复旦微电子集成电路工艺实验室探秘）
微观元器件的物理形态实际是多层三维结构，这样的“涂胶—曝光—显影—刻蚀”流程需要循环多次才能完成芯片制造。
（图片来源：可见于温德通：《集成电路制造工艺与工程应用》，机械工业出版社2024年版，第5页。）如何提升光刻精度
提升芯片制造工艺，就是减小线宽，核心是提升曝光环节的光刻精度，也就是提升设计版图上物理结构转印到实际硅片上这一步的工艺精度。（本图及下图来源于复旦大学微电子学院青年副研究员刘显和老师讲座PPT，均由作者现场拍摄）考虑公式：线宽=K1*λ / NA（公式一），提升光刻精度、减小线宽主要优化三个参数：一、减小λ参数，即缩短光源波长。光源波长越短，光刻转印微观结构的精度越高。这个很好理解，笔尖越精细作品越细腻。目前最好的光刻光源是波长为13.5纳米的极紫外光（EUV）。工业生产中还要考虑光源功率的长期稳定性，降低波长漂移。当前，我国波长193纳米的深紫外光源技术已经取得突破，正在快速进步。二、增大投影物镜数值孔径NA。物镜可以将原本尺寸较大的输入光线精准微缩为更加细微的输出光线。在公式一中NA参数是分母，所以它的优化方向是增大。投影物镜数值孔径越大，光刻分辨率越高，线宽越小。物镜数值孔径公式为：NA = n * sinθ max（公式二）。n为投影物镜折射率，θ为半孔径角。透镜的有效直径越大，最大半孔径角越大。由公式二可知，增大数值孔径的办法是提升透镜的有效直径与折射率。提升物镜有效直径，也就是打磨更大的镜子，但不是说起来这么简单。镜头尺寸线性增大，达到符合曲率和均匀性要求的加工难度相应指数增长。更何况，验证物镜是否合格的检测难度也急剧增大。加工大直径物镜难度目前超过研发波长更短光源的难度。这个参数优化到一定程度提升就不大了。那就从提升折射率这方面想办法，现在工业界的方案是在透镜和硅片之间填充高纯净水，这就是所谓浸没式光刻。水和透镜材质的折射率不同，加一层水变相提高了整体光线折射率，但在实际生产中，厂商要解决水这种流体的稳定性问题。三、减小工艺因子K1。这有点像一样的武器内功更好的高手耍得更好。只要刀工足够精妙，我们用青龙偃月刀也可以削苹果皮。一种已被验证的方法是利用光的衍射效应，我们可以控制光刻胶曝光敏感值的非线性度，当光信号从方波衰减为正弦波，正好利用信号停滞区实现更小曝光尺寸。代价就是丧失一些曝光明暗对比度，边缘变得相对模糊了。半导体制造行业已经研发出离轴照明、相移掩模版、OPC（光学邻近校正）技术补偿曝光对比度、消除图像失真。
