在芯片的微观世界里，晶体管之间需要绝缘层隔绝，金属导线需要导电层连接——这些厚度仅纳米级（1纳米=十亿分之一米）的薄膜，如同为芯片“绘制电路”的画笔。半导体制造中三大核心薄膜沉积技术：ALD、CVD、PVD，各自扮演着不可替代的角色。

三大技术对比

1. ALD：精密器件

   优势：在3D结构（如FinFET鳍片）表面实现原子级均匀涂层

   典型应用：7nm以下芯片的高k栅极介质层、存储芯片电容绝缘层

   代价：速度慢，成本高

2. CVD：大规模薄膜

   优势：高效沉积复杂化合物（如二氧化硅绝缘层、氮化硅钝化层）

   创新方向：等离子体增强CVD（PECVD）降低温度，减少对底层损伤

3. PVD：金属互联

   优势：快速沉积铜/铝导线、钛/钽阻挡层

   致命缺陷：无法覆盖深孔侧壁 → 需与ALD/CVD配合使用

工程挑战：当芯片结构深宽比达40:1（相当于井口直径1米，井深40米），只有ALD能完整覆盖井壁！

为什么需要三种技术？

精度需求：晶体管栅极介质层厚度≈12个原子，非ALD不可控

效率平衡：金属导线层用PVD 10分钟完成，ALD需10小时

结构适应性： 平面结构 → CVD/PVD ；3D纳米孔洞 → 必须ALD

薄膜失效的后果

厚度不均：栅极介质层差1个原子 → 晶体管漏电增加百倍

覆盖缺陷：深孔侧壁未覆盖 → 金属导线短路4