电子集成技术分为片上集成、封装内集成和PCB板级集成三个层次。SoC、SiP和PCB是代表性技术（也称为SoP或SoB）。芯片上的集成主要是 2D，晶体管平铺集成到晶圆平面中。同样，PCB集成是2D的，电子元件平装在PCB表面上，因此两者都是2D集成。当涉及到包内集成时，情况要复杂得多。

目前，先进封装可分为2D封装、2.5D封装和3D封装三种类型。

1. 2D封装

将所有芯片和无源元件水平安装在基板表面的集成方法称为 2D 封装。FOWLP、FOPLP 和其他技术包含在 2D 封装中。

• 物理结构：所有芯片和无源器件都物理安装在基板平面上。XY平面与芯片和无源器件直接接触。基板布线和孔位于XY平面下方。

• 电气连接：所有电气连接必须通过基板（极少数通过键合线直接连接的键合点除外）

此外，还有 2D+ 集成

2D+集成是指通过键合线连接的芯片的传统可堆叠集成。可能有人会问，芯片堆叠不是3D，为什么要定义为2D+融合呢？

主要基于以下两个原因：

• 3D 集成现在主要是指通过 3D TSV 进行集成。为了避免误解，我们将这种传统的芯片堆叠称为 2D+ 集成。

• 虽然物理结构是3D的，但电气互连必须通过基板，这意味着必须先将键合线粘合到基板上，然后才能进行电气互连。这相当于二维集成。对2D集成的改进是在结构上堆叠，可以节省封装空间，因此称为2D+集成。

• 物理结构：所有芯片和无源器件都在XY平面以上，有些芯片不直接接触基板，基板上的布线和孔在XY平面下方。

• 电气连接：所有电气连接都必须通过基板（极少数通过键合线直接连接的键合点除外）

2. 2.5D封装

2.5D封装通常是指2D和部分3D属性，代表技术包括英特尔EMIB、台积电CoWoS和三星I-Cube。

• 物理结构：所有芯片和无源器件都在XY平面上方，至少在中间层（Interposer）上安装了一些芯片和无源器件。XY平面上方是中间层布线和通孔，XY平面下方是基板布线和通孔。

• 电气连接：中介层提供位于中间层的芯片的电气连接。

中间层的中介层是2.5D集成的关键。一般来说，有几种场景：1）中间层是否使用硅适配器板，2）中间层是否使用TSV，3）中间层是否使用其他类型的材料适配器板;在硅适配器的情况下，穿过中间层的孔称为 TSV，在玻璃适配器的情况下，它被称为 TGV。

TSV：硅通孔

• 定义为连接硅片两侧并与硅衬底和其他通孔绝缘的电气互连结构。

• 使用方法是：硅连接器和直接使用 TSV

最常见的2.5D集成技术是硅中间层的TSV集成。芯片通常通过 MicroBump 连接到中间层;硅衬底作为中间层，通过凸块与衬底连接;硅衬底表面通过RDL接线;TSV作为硅衬底上下表面之间的电气连接通道。这种 2.5D 集成适用于具有高引脚密度的大型芯片。FlipChip 芯片通常安装在硅基板上。

带TSV的2.5D连接图

硅中间层的无TSV2.5D一体化结构一般如下图所示。将大型裸芯片直接安装在基板上，芯片与基板之间的连接可以通过键合线或倒装芯片进行。由于面积大，可以在大芯片的顶部安装多个较小的裸芯片。但是小芯片不能直接连接到基板上，因此您需要插入一个中介层，在其上方安装多个裸芯片。中间层具有 RDL 布线，将芯片的信号引导至中间层的边缘，然后通过键合线引导至基板。这种类型的中间层通常不需要TSV，只需通过中介层上表面的布线进行电气互连，通过键合线和封装基板连接。

无TSV的2.5D连接图

英特尔的EMIB

该概念与 2.5D 封装类似，但不同之处在于没有 TSV。因此，EMIB 技术具有标准封装良率、无需额外工艺和设计简单的优点。

长电科技的XDFOI

它比 2.5D TSV 封装技术性能更好、更可靠且更便宜。该系统可实现多层布线层，线距或在线宽度可达2um。此外，封装尺寸巨大，采用了极小间距凸块互连技术。这允许集成大量芯片、高带宽内存和无源设备。

三星的 I-Cube

三星的 I、X、R 和 H-Cube 高级套餐只是其中的几个例子。三星的 I-Cube 也有 2.5D 版本。

3. 3D封装

3D 封装和 2.5D 封装之间的根本区别在于，3D 封装直接在芯片上钻孔和布线，将顶部和下部芯片电连接起来，而 2.5D 封装导线和钻孔则在中介层上。目前，术语“3D 集成”主要指仅使用 3D TSV 执行的集成。

3D集成和2.5D集成之间的主要区别在于，3D集成涉及直接在芯片上钻孔（TSV）和布线（RDL），将顶部和下部芯片电连接起来，而2.5D集成涉及在中间层中介层上钻孔和布线。

• 物理结构：所有芯片和无源器件都位于XY平面上方。筹码堆叠在一起。XY平面上方有穿过芯片的TSVS，XY平面下方有基板的布线和孔。

• 电气连接：通过TSV和RDL直接电气连接芯片

同类芯片3D集成图：

在多个芯片的 3D 集成过程中，两种不同类型的芯片通常垂直堆叠，通过 TSV 电耦合，并连接到下层基板。有时，RDL 会蚀刻在芯片表面以连接顶部和下部 TSVS。

晶圆对晶圆键合是 3D 封装的一个组成部分，其中包括台积电的 SoIC 技术。SoIC是一种利用TSV技术将具有各种特征的相邻芯片结合在无凸起的键合结构中的技术。据称价值高达 10 亿美元的秘密材料粘合材料是关键，也是最神秘的部分。

先进的 WLSI 可以使用 SoIC 技术构建，该技术将同构和异构微型芯片组合成一个尺寸更小、外形更薄的类 Soc 芯片（又名 CoWoS 和 InFO）。新集成的芯片内置了必要的异构集成功能，但从外观上看，它似乎是一个通用的 SoC 处理器。

作为有源中间层的底部芯片位于 3D Foveros 结构底部的封装底座上。由于中间层有许多 TSV 3D 硅孔，这些孔将焊点上下连接起来，因此芯片和模块的上层可以与系统的其余部分进行通信。

三星的 X-Cube 测试芯片使用自己的 7nm EUV 工艺，已经能够将 SRAM 层堆叠在逻辑层之上，并通过 TSV 相互接口。