欢迎访问SMT设备行业平台!
行业资讯  >  行业动态  >  WLP与MCM封装
WLP与MCM封装
2025年09月30日 10:08   浏览:516   来源:小萍子

本文主要讲述WLP与MCM封装。


晶圆级封装(WLP)与多芯片组件(MCM)作为先进封装的“双引擎”,前者在晶圆未切割时即完成再布线与凸点制作,以“封装即制造”实现芯片级尺寸、70 μm以下超细间距与电热性能跃升;后者把多颗已验证的LSI/VLSI裸片高密度集成于多层基板,用“拼装式系统”突破单芯片复杂度瓶颈,在5G、AI、自动驾驶等场景持续刷新集成度与能效纪录。两条技术路线一纵一横,正携手将集成电路产业推向后摩尔时代的“高密度、低功耗、系统级”新赛道。


晶圆级封装(WLP)


晶圆级封装(WLP)作为先进封装技术的核心分支,正随着芯片特征尺寸的持续缩小与集成度飙升,演变为突破物理极限的关键路径。其核心逻辑在于通过晶圆级批量处理实现封装与制造的深度融合——在晶圆未切割阶段即完成薄膜再分布与凸点制作,使封装尺寸与芯片尺寸趋同,既满足高I/O密度需求(如70μm以下间距),又通过缩短互连路径降低寄生参数,提升电热性能。


WLP的技术基石在于薄膜再分布(RDL)与凸点制作工艺。RDL通过光刻-金属沉积-刻蚀流程,将芯片周边I/O焊盘重构为表面阵列凸点焊区,配合UBM(凸点下金属层)的沉积与凸点成型,形成球栅阵列(BGA)。凸点制作依据间距需求采用预制焊球、丝网印刷或电化学沉积技术,其中电镀工艺凭借自对准特性可实现最小凸点尺寸与最高密度,满足200μm以下间距的严苛要求。


从结构类型看,WLP分为扇入式(Fan-in)与扇出式(Fan-out)两大路径。


图片


扇入式封装在晶圆切割前完成全流程,封装尺寸与芯片尺寸一致,适用于I/O数低于400的小尺寸芯片,典型应用如消费电子中的低功耗芯片。


图片


扇出式则通过重构晶圆实现尺寸扩展,支持更高I/O密度与三维集成——芯片先上(Die First)工艺如eWLB通过预置芯片后布线提升良率,芯片后上(Die Last)则通过先布线再贴装优化流程,安靠、日月光等厂商均已实现成熟量产。硅基扇出型封装(eSiFO)更以硅基板为载体,通过凹槽嵌入芯片实现低翘曲、高散热与高布线密度,结合TSV技术可进一步实现3D堆叠,在AI芯片、高性能计算领域展现显著性能优势。


图片


当前,WLP技术正朝着更高集成度、更低成本与智能化方向发展。3D集成技术通过硅通孔(TSV)与混合键合实现多层芯片堆叠,缩短互连长度至微米级,提升带宽密度;石墨烯、氮化镓等新型材料在RDL中的应用,正推动导电性与热管理性能的突破;AI驱动的检测系统通过机器学习算法实现缺陷自动分类与良率预测,结合相干探测显微镜、太赫兹成像等无损检测手段,构建起全链条质量监控网络。


在应用层面,WLP已深度渗透智能手机、图像传感器、汽车电子等领域,并随着金线成本上升,逐步替代传统引线键合工艺,成为高引脚数器件的主流方案。未来,随着eSiFO与3D-WLP的融合创新,以及智能检测技术的持续迭代,WLP有望在异构集成、系统级封装(SiP)中扮演更核心的角色,推动集成电路产业向更高性能、更低功耗的终极目标迈进。


多芯片组件(MCM)


多芯片组件(MCM)作为混合集成电路的演进形态,通过将多个LSI/VLSI芯片高密度集成于多层互连基板并封装于单一外壳内,构建出兼具高密度、高可靠性与系统级功能的专用电子产品。其核心价值在于突破单芯片研发的复杂度限制——通过组合成熟芯片实现系统功能,既降低研发成本与技术风险,又适配小型化便携产品对高组装密度、短互连路径的需求,从而减少信号延迟、缩小体积重量,并提升性能、保密性及可靠性。


从工艺与基板维度,MCM分为三大类:MCM-C以陶瓷为基板,采用厚膜印刷与共烧工艺形成导体电路,凭借陶瓷的高热导率与气密性,广泛应用于航空航天、汽车电子等高可靠性场景;MCM-D通过薄膜沉积技术交替叠加导体与绝缘层,构建多层连线基板,支持更精细的线宽与更高的布线密度,适用于高性能计算与射频模块;MCM-L则基于印制电路板叠合工艺,以层压板为基板,兼顾成本优势与批量生产能力,常见于消费电子领域。近年来,复合型MCM如MCM-D/L、MCM-D/C等分支产品涌现,通过融合不同基板材料的特性,实现性能与成本的平衡,例如硅基MCM(MCM-Si)利用硅的高热导率与CMOS兼容性,在三维集成中展现独特优势。


图片


MCM的结构设计涵盖IC裸芯片、芯片互连、多层基板及封装外壳四大要素。裸芯片作为信号与功率源,通过凸点与基板实现电气与机械连接;多层基板采用先进互连技术,如微孔填充、埋入式电阻/电容,实现信号的垂直互连与电源分配;封装外壳则承担污染防护、机械应力缓冲及散热功能,常见材料包括金属、陶瓷及塑料,选择依据热管理需求与环境适应性而定。


在制造技术层面,芯片互连组装是关键环节。芯片与基板的黏结采用导电胶或含银环氧树脂,前者兼顾导电性与热导率,后者通过优化填料粒径提升热管理性能;电气连接技术从传统丝焊、TAB发展至倒装焊(Flip Chip)、C4(Controlled Collapse Chip Connection)及微型凸点技术,其中倒装焊通过凸点直接连接芯片与基板,显著缩短互连长度,提升信号传输速率;基板与外壳的物理连接以黏合剂焊接为主,电气连接则通过丝焊过渡引线实现外引脚与基板焊区的对接。


当前,MCM技术正朝着更高集成度、更低功耗与智能化方向演进。3D MCM通过硅通孔(TSV)与混合键合实现多层芯片垂直堆叠,结合玻璃基板等新型材料提升热管理性能;AI驱动的设计工具通过优化布局布线与热仿真,提升设计效率与可靠性;环保型封装材料如生物基环氧树脂、可回收陶瓷的应用,推动绿色制造发展。


在应用层面,MCM已深度渗透5G通信、人工智能、自动驾驶等领域,例如在AI加速卡中,MCM通过集成多颗高性能芯片实现计算密度与能效的双重提升,成为支撑系统级创新的关键技术载体。未来,随着异构集成与先进封装技术的融合,MCM有望在更广泛的领域实现性能突破与成本优化,持续推动电子产品的创新与升级。


END


转载内容仅代表作者观点

不代表中国科学院半导体所立场


头条号
小萍子
介绍
推荐头条